# MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number: JP2050437 (A) Publication date: 1990-02-20 Inventor(s): MORI SEIICHI Applicant(s): TOSHIBA CORP

Classification:

- international: H01L21/3205; H01L21/336; H01L23/52; H01L29/423; H01L29/43; H01L29/49; H01L29/78; H01L21/02; H01L23/52; H01L29/40; H01L29/66; (IPC1-7): H01L21/3205; H01L21/336; H01L29/62; H01L29/784

- european:

Application number: JP19880200022 19880812 Priority number(s): JP19880200022 19880812

Abstract of JP 2050437 (A)

PURPOSE:To avoid the deterioration of the transistor characteristics by a method wherein a polycrystalline silicon layer is deposited on a gate electrode composed of a high melting point metal, its silicide or their polycide structure and the polycrystalline silicon layer is oxidized to form an oxide film thick enough to be a stopper of ion implantation on the gate electrode. CONSTITUTION:A polycrystalline silicon layer 106 from which an oxide film thick enough to be a stopper against ions at the time of ion implantation can be formed is deposited on a gate electrode composed of a high melting point metal, its silicide or their polycide structure. The polycrystalline silicon layer 106 is oxidized to form a sufficiently thick oxide film. Therefore, ions can be stopped by the formed thick oxide film.; With this constitution, in a semiconductor device employing the high melting point metal, its silicide or their polycide structure, the deterioration of the transistor characteristics caused by the piercing-through of the gate electrode by ions at the time of ion implantation in the manufacturing process can be avoided.

# 19 日本国特許庁(JP)

⑩ 特許出顧公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平2-50437

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)2月20日

H 01 L 21/336 21/3205 29/62 29/784

G 7638-5F

8422-5F 6824-5F H 01 L 29/78 21/88 301 P

審査請求 有 請求項の数 2 (全5頁)

到発明の名称 半導体装置の製造方法

②特 願 昭63-200022

②出 願 昭63(1988)8月12日

⑩発 明 者 森

誠 一 神

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江 武彦 外2名

明 和 書

1. 発明の名称

半導体装置の製造方法

# 2. 特許請求の範囲

(1) ゲート電極が高融点金属またはそのシリサイドまたはそれらのポリサイド構造で形成されている MOSFETにおいて、その高級点金属層またはそのシリサイド隔またはそれらのポリサイド構造層の上部にポリシリコン層を形成し、この積積構造の少なくとも一部を酸化膜に変えることを特徴とする半導体装置の製造方法。

(2) 前記半導体装置の製造方法において、高融点金属層またはそのシリサイド層またはそれらのポリサイド構造層の上部に形成されるポリシリコン層に、増速酸化を起こす作用を持つ不純物が1×10<sup>19</sup> cm<sup>-3</sup>以上含まれることを特徴とする請求項(1)記載の半導体装置の製造方法。

# 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は薄いゲート酸化膜を育する MOSPETの製造方法に関するもので、特にゲート電極に高融点金属、そのシリサイドあるいはそれらのポリサイド構造を用いた半導体装置の製造方法に関するものである。

(従来の技術)

従来、半導体装置において、装置のの高速化のの名でかった電極の抵抗を小かさくすることがある。とのが「ト電極の抵抗をのポリシリンのの形態である。として、ゲート電極に従来のポリシンンのから、等)またはそのシサイド、いわゆるポリシリンを地積のようで、ゲート電極に用いることで、ゲート電極に用いることがなったのの低級を図ることがなった。

このような上記の構成のゲート電極を有する MOSFETを製造する工程において、従来のポリシリ コンをゲート電極に用いた半導体装置の製造工程の関係、ゲート電極形成後、このゲート電極をオオシース/ドレイン領域に対するイオン
注入のように、サース/ドレインでは、Doped Dorein)構造ないは、あるための自分を行う。この対しての対したがなければならない。しかには、分がのうり、対しては、対してオオン阻止能力が低く、があったの物質で構成スタの特性を劣化させる恐れがあった。

従来、MOSPETの製造工程において、前記のようなイオン注入時におけるゲート電極のイオン実き抜け防止のために、イオン阻止能力の高いポリシート電極周囲およびその上部にシリコンゲート電には、多量の不純物がドーピングされており、増速酸化が行われ、よって、ポリシリコンゲート

製造プロセス中の汚染等による不純物が不必要に 半導体基板中あるいはゲート電極中に熱拡散され、 やはりトランジスタ特性を劣化させてしまう恐れ がある。

また、特にシリサイド層と、その下にポリシリリンショカイド層を協っている。には、シリサイド層を関係している。は、シリサイド層をでは、ため、は、ないでは、ないのでは、、ないのでは、、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないないでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないないない。

上記のような突き抜けによるトランジスタ特性の劣化は、MOSPETのゲート酸化膜が薄くなる程、起こりやすく、従来、特にこのゲート酸化膜の厚さが300人以下で問題となっている。

電極表面上にのみ厚い酸化膜が形成でき、この厚い酸化膜がイオン注入のストッパーとなる。

しかし、ゲート電極を高融点金属、そのシリサイドまたはそれらのポリサイド構造で構成した場合、酸化レートが遅いため、イオンのストッパーとなりうる十分な厚さを持つ酸化膜が形成できない。即ち、イオンがゲート電極を突き抜けてトランジスタ特性を劣化させてしまう。また、MOSFETにLDD構造を形成する場合に用いられているP(リン)イオンを注入する場合、ソース As (ヒ素) イオンよりもこの突き抜けを起こしやすい。

高融点金属、そのシリサイドまたはそれらのポリサイド構造で構成されたゲート電極の表面上に厚い酸化膜を形成しようとすると、酸化時間が長くなり、シリコン半導体基板上にも厚い酸化膜が形成されてしまい、シリコン半導体基板のソース/ドレイン領域に注入されるべきイオンが注入されなくなり、また、熱処理工程も増えることから、

#### (発明が解決しようとする課題)

この発明は上記のような問題に鑑みて為されたもので、高融点金属、そのシリサイドまたはそれらのポリサイド構造で構成されたゲート電極を開いる半導体装置において、ソース/ドレインの独入工程において、関等を形成する際のイオンが突き抜けることを問記ゲート電極をこのイオンが突き抜けることを目的とする。

## [発明の構成]

## (課題を解決する手段)

この発明による半導体装置の製造方法にあっては、高融点金属、そのシリサイドまたはそれらのポリサイド構造のゲート電極の上部にポリシリコン層を酸化し、ゲート電極上にイオン注入のストッパーとなりうる充分に厚い酸化膜を形成することにより、この形成された厚い酸化膜をイオン注入工程時のイオンのストッパーとし、イオンのゲート電極突き抜け

を防止する。

(作用)

(実施例)

以下、第1図を参照して、この発明の一実施例に係わる半導体装置の製造方法について説明する。 第1図(a)乃至第1図(d)は、この発明に 係わる半導体装置の製造方法を製造工程順に示し

シリサイド暦 1 0 4 、 第 1 の ポリシリコン 階 1 0 3 、ゲート酸化膜 1 0 2 を順次エッチングする。

次に、第1図(c)において、第1図(b)の状態の装置の酸化を行うと、例えばAs(ヒ素)が注入された第2のポリシリコンを酸化するとと、その厚さはおおよそ2倍になる。本実施例で、シリコンを堆積しているので、約1000Åの酸化膜が形成される。よってイオンの突き抜けに対し、充分な厚さを持つ酸化膜106が形成される。そして、LDD用のNT型領オンスのので、カウを下のこのLDD形成領域に対しイオンスのは109を、このLDD形成領域に対しイオン入する。ここで、P(りん)イオン109は、酸化膜106により阻止され、ゲート電極部103、104への突き抜けが防止される。

次に、第1図 ( d ) において、例えば C V D (Chemical Vapor Deposition)法により、全面に

た断面図である。

第1図(a)において、シリコン半導体基板 101上にゲート絶縁膜としての酸化膜102を 例えば200人成長後、第1のポリシリコン猫 103を例えば1000人堆積し、続いて、シリ サイド暦104を例えば3000人堆積し、さ らに、この発明に係わる第2のポリシリコン層 105を例えば500本堆積する。ゲート酸化雕 102は300人以下の場合、特に突き抜けが間 題となるが、必ずしも300人以下に限る必要は ない。次に、必要に応じて第2のポリシリコン器 105へ酸化を増速させる作用のある例えば As (ヒ霖) イオン108をイオン注入しておく。こ こで、ポリシリコンはイオンの阻止能力が高く、 またAs(ヒ紫)イオンは、他の原子のイオン に比較し、イオンの突き抜けを起こしにくいの で、ポリシリコン層105をAs(ヒ素)イオン 108が突き抜けることはない。

次に第 1 図 ( b ) において、セルフアラインエッチング法により、第 2 のポリシリコン層 1 0 5 、

シリコン酸化膜を堆積し、異方性エッチングにより、ゲート電極の側面にシリコン酸化膜が残るようにエッチングしてシリコン酸化膜のサイドウォールスペーサ107を形成し、LDDN-型領域110をカバーした後、例えばAs(ヒ紫)イオン108のイオン注入を行い、ソース/ドレインN+型領域111を形成しLDD構造MOSFETが完成する。

本実施例では、LDD構造のN-型領域110形成用のP(りん)イオン109のゲート電極に入てるのP(りん)イオン109のゲート電極のP(りん)イオン109のゲート電極のP(りん)イオン109のゲート電極のが、この実施例に限らずポリシリコン層を酸化になるとなるでは、種々の半導体装置の製造工程の上で最適に入されるイオンの種類等は目的に応じて変えることは勿論である。

このような構成によれば、シリサイド層 1 0 4 の下に第 1 のポリシリコン層 1 0 3 を持ついわゆ

るポリサイド構造ののようのは、というでは、 ででは、 でででででででは、 ででは、 

### [発明の効果]

本発明による半導体装置の製造方法では、ゲート電極におけるイオンの突き抜けを起こしやすい イオンの注入工程の前に酸化工程を挿入すること により、ゲート電極上に厚い酸化膜を形成し、こ 


#### 4. 図面の簡単な説明


第1図(a)乃至第1図(d)は、この発明に 係わる半導体装置の製造方法について、製造工程 順に示した断面図である。

101…シリコン半導体基板、102…ゲート 純緑膜、103…第1のポリシリコン層、104…シリサイド層、105…第2のポリシリコン層の酸リコン層、106…第2のポリシリコン層の酸化膜、107…サイドウォール、108…As
(ヒ素)イオン、109…P(りん)イオン、110…LDDN-型領域、1111…ソース/


ドレインN+型領域。


出颗人代理人 弁理士 鈴 江 武 彦





第 1 図





第 1 図